In diesem Artikel werden die verschiedenen Faktoren angesprochen, die sich in Systemen mit synchronen SRAMs auf die System-Leistung auswirken. Verbessern lässt sich die System-Leistung beim Einsatz von synchronen SRAMs unter anderem durch die kritischen Faktoren Steigerung der Dichte; Verwendung höherer Taktfrequenzen und breiterer Datenbusse; Reduzierung der Latenz; Senkung der Leistungsaufnahme und Verbesserung der Signalintegrität.
* Cypress
* Cypress
Steigern der Dichte
Je leistungsfähiger das SRAM ist, umso höher ist die System-Leistung. Steigern lässt sich die SRAM-Leistung, indem man die Taktfrequenz anhebt und die Speicherkapazität erhöht. Letzteres ist durch Wahl einer höheren SRAM-Dichte möglich. Es können dadurch mehr Daten gepuffert werden, und pro Zeiteinheit lassen sich mehr Transaktionen abwickeln. Je höher die Transaktionsgeschwindigkeit ist, umso mehr Dichte müssen allerdings die SRAMs bieten. SRAMs mit höherer Dichte können dadurch mehr Datenverkehr handhaben, was unter dem Strich die System-Leistung verbessert. Als weiterer Vorteil der Verwendung dichterer SRAMs ist die Verringerung der benötigten Leiterplattenfläche anzuführen. Systemdesigner sind stets bestrebt, die von den verschiedenen Bauteilen beanspruchte Fläche zu reduzieren, um die Leiterplattenkosten möglichst gering zu halten. Unter Umständen können SRAM-Anbieter nicht mit der von den Applikationen verlangten Dichte aufwarten, sodass die Systemdesigner die nötige Speicherkapazität nur mit mehreren Speicher-Chips bereitstellen können. Stehen dagegen SRAMs mit höherer Dichte zur Verfügung, lassen sich zwei oder mehr SRAMs durch einen einzigen Baustein ersetzen. Zum Beispiel ist es möglich, mit einem 144-MBit-SRAM zwei 72-MBit-SRAMs oder vier 36-MBit-SRAMs abzulösen, was die von den SRAMs beanspruchte Leiterplattenfläche entsprechend verringert. Je höher die Taktfrequenz des SRAM und je breiter der Datenbus ist, umso größer ist die Bandbreite. Mehr Bandbreite wiederum bedeutet, dass pro Zeiteinheit mehr Bits verarbeitet werden können, was die Leistung entsprechend ansteigen lässt. Die Formel zur Berechnung der SRAM-Bandbreite lautet wie folgt: Für Single Data Rate SRAMs: Bandbreite = Busbreite * SRAM-Frequenz. Für ein Single Data Rate Synchronous SRAM mit 250MHz und 36 Bit Busbreite gilt beispielsweise: 36 Bit * 250 * 10 6/s = 9 GBit/s. Für Double Data Rate SRAMs: Bandbreite = Busbreite * 2 (DDR) * SRAM-Frequenz. Für ein Double Data Rate Synchronous SRAM mit 400MHz und 36 Bit Busbreite gilt beispielsweise: 36 Bit * 2 * 400 * 10 6/s = 28,8 GBit/s.
Reduzierung der Latenz
Die geringere Latenz resultiert daraus, dass der Speicher mit höherer Dichte für höhere Taktfrequenzen geeignet ist. Aufgrund der geringeren Latenz können die Daten schneller über den Bus übertragen werden, was die Bus-Effizienz entsprechend erhöht. Als weiterer Vorteil der reduzierten Latenz kommt hinzu, dass in einem bestimmten Zeitintervall mehr Transaktionen mit dem Speicher ausgeführt werden können. Die Verringerung des Stromverbrauchs im Gesamtsystems gehört zu den größten Herausforderungen der Systemdesigner. Je höher die SRAM-Dichte, umso weniger SRAM-Bausteine sind nötig, um die vom System geforderte Speicherkapazität bereitzustellen. Weniger SRAM-Chips aber verbrauchen auch entsprechend weniger Strom. Im Folgenden sollen zwei SRAMs unterschiedlicher Dichte verglichen werden: 144-MBit-SRAM mit Vdd = 1,8 V und Idd = 1.070 mA, Leistungsaufnahme: Vdd * Idd =1,926 W. Darin ist Vdd die Core-Versorgungsspannung und Idd die Stromaufnahme.72-MBit-SRAM mit Vdd = 1,8 V und Idd = 1.000 mA, Leistungsaufnahme: Vdd * Idd =1,800 W. Hierbei ist zu berücksichtigen, dass zwei 72-MBit-SRAMs durch ein 144-MBit-SRAM ersetzt werden können:Leistungsaufnahme zweier 72-MBit-SRAMs: 1,8 W * 2 = 3,6 W Leistungsaufnahme eines 144-MBit-SRAM: 1,926 W. Zwar verbraucht ein einzelnes 72-MBit-SRAM weniger Strom als ein 144-MBit-SRAM. Ist jedoch eine Gesamtkapazität von 144 MBit zu installieren, benötigt das einzelne 144-MBit-SRAM etwa 47 Prozent weniger Energie als zwei 72-MBit-SRAMs.
Verbesserung der Signalintegrität
Je höher die Dichte der verwendeten SRAMs ist, umso weniger Schnittstellensignale werden benötigt und umso höher ist demzufolge die Signalintegrität bei hohen Taktfrequenzen. Hierdurch erübrigt sich außerdem die Verwendung einer Clamshell-Konfiguration für die SRAMs zur Verringerung der Leiterplattenfläche. Das Leiterplatten-Routing gestaltet sich deshalb weniger kompliziert und die Signalintegrität verbessert sich. Weniger Leiterbahnen sorgen auch für weniger Übersprechen, was ebenfalls der Signalintegrität zugute kommt – speziell bei hohen Taktfrequenzen.
• more@click-Code: EEK90303
