Boundary Scan, auch JTAG genannt, und In-Circuit-Test (ICT) sind rein elektrische Testverfahren, bei denen einzelne Leiterbahnen (Netze) auf der Leiterplatte an einem Punkt stimuliert und an einem anderen Punkt gemessen werden. Aus den daraus gewonnenen Informationen lassen sich Rückschlüsse über eventuelle Fehler auf der Leiterplatte ziehen. Der größte Unterschied liegt im Zugriff auf die einzelnen Netze. Während beim ICT die Kontaktierung der Leiterbahnen rein mechanisch über vorher festgelegte Testpunkte und Nadeln erfolgt, so geschieht dies beim Boundary Scan rein elektrisch über zusätzliche Logik, die in den Boundary-Scan-fähigen Bauteilen integriert ist.
Beim In-Circuit-Test ist der mechanische Zugriff auf die Leiterzüge das A und O. Durch eine aufwändige Relaismatrix werden dann die einzelnen Netze wahlweise mit den Stromquellen (für das Stimulieren der Netze) oder mit der Messtechnik (für das Messen der Netze) verschaltet. Man hat also eine Stromquelle, ein Messgerät und viele Relais, die über jede Menge Drähte mit allen Nadeln verbunden sind. Bei der Boundary-Scan-Technik werden die Pegel auf den Leiterbahnen über die Pins der damit verbundenen Boundary-Scan-fähigen Bauteile getrieben und gemessen. Ob ein High- oder Low-Pegel getrieben werden soll, entscheidet die dem Pin zugeordnete Boundary-Scan-Zelle am Eingang des im Bauteil sowieso vorhandenen Ausgangstreibers. Man greift beim Boundary Scan demnach auf die Treiber des Boundary-Scan-fähigen Bauteils als Stromquelle zurück und spart sich dadurch ein externes Gerät. Zum Messen des Pegels an einem Pin kommt wieder eine derartige Boundary-Scan-Zelle zum Einsatz. Dadurch spart man die externe Messtechnik.
Gibt es ein optimales Testverfahren?
Trotz des unterschiedlichen Aufbaus von Boundary Scan und ICT lassen sich ähnliche Testergebnisse erzielen. Worin liegen die Unterschiede?GeschwindigkeitMit dem ICT erfolgt die Abarbeitung der Testmuster parallel, was sich in sehr kurzen Testzeiten niederschlägt. Das ist unumstritten die größte Stärke des ICT. Aufgrund der seriellen Struktur des Testbusses schneidet Boundary Scan bei der Geschwindigkeit schlechter ab. Dieser Nachteil wird jedoch durch die mit der jüngsten Controllergeneration (etwa Scanflex von Göpel Electronic) erreichbare Taktfrequenz nahezu ausgeglichen.Analoge BauteileDas ICT-Verfahren beherrscht die Prüfung analoger Bauteile sehr gut, da man auf eine aufwändige Messtechnik zurückgreifen kann. Boundary Scan als digitales Testverfahren (IEEE 1149.1) versteht die analoge Welt kaum (Widerstände können auf ihre Anwesenheit, jedoch nicht auf ihren tatsächlichen ohmschen Wert hin untersucht werden). Der Standard IEEE 1149.1 beschränkt sich auf den rein digitalen Verbindungstest.
Allerdings ist mit dem Standard 1149.4 die Basis zur Erweiterung auf den analogen Bereich bereits gelegt. Er wird sich voraussichtlich in den kommenden Jahren etablieren.
Digitale BauteileAuf dem Gebiet der Digitaltechnik hat der Boundary Scan gegenüber dem ICT zwei große Vorteile. Die aufwändigen Funktionsbeschreibungen für die hochkomplexen Bauelemente entfallen. Während des Boundary Scan werden die Pins dieser Bauteile nicht mehr über die „innere Logik“ gesteuert, sondern einzig und allein über die bereits erwähnten Boundary-Scan-Zellen. Außerdem benötigt Boundary Scan kein Backdriving wie der ICT.Kontaktierung der NetzeFür eine möglichst große Fehlerabdeckung müssen die einzelnen Netze (Leiterbahnen) erreichbar sein. Beim ICT stellen sich daher die Fragen: Wohin mit den Testpunkten? Liegen diese nicht zu eng beieinander? Sind zu viele gebündelt, und könnte dadurch die Leiterplatte zu Schaden kommen? Einerseits ist jede Menge Mechanik im Spiel. Zusätzlich müssen ein Nadelbettadapter gebaut, Nadeln exakt positioniert und jede einzelne dieser Nadeln mit dem ICT verdrahtet werden. Dazu kommt eine Mechanik zum Öffnen und Schließen. Beim Boundary Scan erfolgt der Zugriff dagegen über die Bauteile und die darin enthaltenen Boundary-Scan-Zellen. Somit muss man lediglich die vier Testbussignale im Layout berücksichtigen und verdrahten. Diese dann zu adaptieren, ist der einzige mechanische Teil der Kontaktierung.FlexibilitätNadelbettadapter sind wegen ihrer starren Nadelpositionen nicht sehr flexibel. Änderungen im Layout führen zu erheblichen Verzögerungen und zusätzlichen Kosten, da die Nadeladapter meist komplett neu gebaut werden müssen. Kritisch wird es, wenn die Anzahl der Testpunkte die Anzahl der Messkanäle seines IC-Testers überschreitet. Irgendwann ist die maximale Nadelanzahl pro Fläche für den Vakuumadapter erreicht, da die Physik nur 1 kp/cm² ermöglicht. Dann hilft nur „Abspecken“ – und zwar mittels der Kombination mit Boundary Scan. Beim Boundary Scan spielt das Layout der Leiterplatte keine Rolle. Die Tests basieren auf der Netzliste, also auf der Kenntnis, wie die Pins der einzelnen Bausteine miteinander verbunden sind. Es ist irrelevant, wo sich diese physisch auf dem Board befinden. Bei diesem Verfahren ist auch die Anzahl der Messkanäle nicht begrenzt.Kosten pro neuem PrüflingDie Kosten für einen Prüfling umfassen die Aufwendungen für die Prüfprogrammerstellung und die notwendigen Prüfadapter. Im ersten Punkt nehmen sich beide Testverfahren kaum etwas, geht man davon aus, dass die Funktionsbeschreibungen aller Bauteile vorliegen. Jedes Testverfahren kann hier bestimmte Vorteile ausspielen. Signifikanter sind die Unterschiede bei den Adaptionskosten. Die Kosten für einen ausgereiften Nadelbettadapter können durchaus mehrere Zehntausend Euro betragen, wohingegen für Boundary Scan ein simpler Steckverbinder meist ausreichend ist.Kosten für TestequipmentDas ICT-Verfahren basiert auf einer sehr aufwändigen und komplexen Messtechnik. Die Mimik zum Kontaktieren der verschiedenen Nadelbettadapter kommt noch hinzu. Ein ausgereiftes System erreicht hier spielend den sechsstelligen Eurobereich. Die komplette Hardware bei Boundary Scan hingegen besteht lediglich aus einem mehr oder weniger aufwändigen „Treiber“ für den vieradrigen Testbus. Der Preis eines solchen Systems basiert somit eher auf der Software und schwankt je nach Umfang und Leistungsgegenstand.
Aus Tabelle 1 ist ersichtlich, dass Boundary Scan insgesamt weniger Kritikpunkte bietet, die sich negativ auf Kosten, Flexibilität und den zukünftigen Einsatz einer Testtechnologie auswirken. Hinzu kommt, dass Boundary Scan sowohl in der Designphase zum Programmieren und Verifizieren als auch beim Prototypentest und später im Servicefall genutzt werden kann. Bislang wurden die Anforderungen, denen sich ein Lohnfertiger heute zu stellen hat, unberücksichtigt gelassen. Die Losgrößen werden immer kleiner, die Produktvielfalt wird dagegen immer größer. Die Komplexität der Baugruppen steigt unaufhaltsam und hochintegrierte Packages wie BGA, µBGA, COB und Flip-Chip finden mehr und mehr Verbreitung. Angewandt auf Tabelle 1 ergibt sich daraus eine bestimmte Gewichtung der einzelnen Punkte, wobei drei besonders an Bedeutung gewinnen. Sie sind in Tabelle 2 fett dargestellt. Zur besseren Veranschaulichung der Stärken und Schwächen sind diese grau unterlegt. Ein Blick auf die drei hervorgehobenen Punkte zeigt, dass gerade hier der Nadelbettadapter die größten Defizite aufweist – wohingegen Boundary Scan durchweg gute Noten bekommt. Wegen der momentanen Schwäche bei analogen Bauteilen ist jedoch auch die Boundary-Scan-Technologie vom Status des optimalen Testverfahrens etwas entfernt. Das aus heutiger Sicht bestmögliche Testverfahren ist eine Kombination aus Boundary Scan und ICT. Tabelle 2 zeigt, dass das eine Testverfahren gerade dort Vorteile hat, wo das andere eher Defizite aufweist.
Vorteilhafte Kombination
Beispielsweise schneidet das ICT-Verfahren im Punkt „analoge Bauteile“ gut ab, während Boundary Scan hier bekanntermaßen an seine Grenzen stößt. Bei der „Kontaktierung der Netze“ ist es genau anders herum. Unter dieser Prämisse ist eine Kombination aus beiden Testverfahren, in der man die Vorteile vereint und so die Nachteile beseitigt, durchaus sinnvoll – man nehme Boundary Scan und integriere es in einen In-Circuit-Tester.
Den digitalen Teil der zu testenden Baugruppe übernimmt Boundary Scan. Dies umfasst in aller Regel die hochintegrierten Packages und somit die Mehrzahl der Netze. Hier werden ab sofort keine Testpunkte mehr benötigt. Einige Hundert oder Tausend Nadeln weniger sind eine spürbare Einsparung. Als weiteres Plus entfallen die sonst so aufwändigen Funktionsbeschreibungen bei den komplexen digitalen Bauelementen. Der analoge Teil der Baugruppe wird per ICT getestet. Da es sich hierbei im Wesentlichen um einfache und bekannte Bauteile handelt, sollte sich die Erstellung der Testvektoren jedoch auf ein Minimum reduzieren. Kurz und Knapp: man erreicht theoretisch eine höhere Testabdeckung wie mit einem reinen In-Circuit-Test, jedoch mit wesentlich geringerem Aufwand für die Testerstellung und mit niedrigeren Adaptionskosten.
Fazit
Die Suche nach einem einzelnen optimalen Testverfahren ist relativ schwierig. Die beiden untersuchten Verfahren besitzen ihre Vor- und Nachteile, wobei sich die Nachteile des Boundary Scan gegenüber denen des ICT in Grenzen halten. Ein gewisses Optimum lässt sich heute jedoch durch die Verschmelzung von Boundary Scan und dem ICT-Verfahren erreichen.
Mit Blick auf die zunehmende Verlagerung der Massenproduktion aus Deutschland heraus gewinnt der Faktor Flexibilität, bedingt durch die schon erwähnten Anforderungen an eine Lohnfertigung heute, mehr und mehr an Bedeutung. Somit wird man sich bei der Wahl eines geeigneten Testverfahrens vom klassischen In-Circuit-Test verabschieden müssen. Er ist zu unflexibel und stößt immer häufiger an seine durch die Mechanik (Nadeln) bedingten Grenzen. Boundary Scan ist derzeit mit dem Standard IEEE 1149.1 zwar auf den Digitalbereich beschränkt, jedoch ist mit weiteren Standards wie dem IEEE 1149.4 für den analogen Bereich sowie dem IEEE 1149.6 für dynamische Signale der Weg für eine massenhafte Verbreitung dieses Testverfahrens geebnet. Neue Standards wie der IEEE 1532 für die In-System-Programmierung von Bausteinen werden zudem neue Wege gehen – auch in bisher nicht erschlossene Bereiche des elektrischen Prüfens von Baugruppen.
Dieser Beitrag als PDF und weiterführende Informationen (ähnliche Beiträge, technische Daten, Direktlinks zum Hersteller etc.) sind online verfügbar auf www.EuE24.net
• more@click-Code: EEK81204
