icklung von programmierbaren Logik-ICs (FPGAs), die sich nicht zuletzt wegen ihrer Design-Flexibilität immer mehr Anwendungsbereiche erschließen, Kriterien wie Leistung, möglichst hohe Logik-Kapazitäten und ein attraktives Preisniveau im Vordergrund. Inzwischen sind jedoch FPGA-Lösungen gefragt, die nur wenige externe Zusatzkomponenten benötigen und den Stromverbrauch eines Systems auf ein Minimum begrenzen. So müssen beispielsweise künftige Mobilgerätegenerationen lange Batterielaufzeiten erreichen, damit die Besitz- und Unterhaltskosten für den Endanwender gering bleiben. Kommt der Lithium-Ionen-Akku eines Smart Phones normalerweise auf eine Laufzeit von wenigen Stunden bei gut 300 bis 500 Ladezyklen, wären solche Geräte noch attraktiver, wenn sich ihre Laufzeit von Stunden auf Wochen oder gar Monate ausdehnen ließe. Außerdem möchten Entwickler Geräte mit zusätzlichen Funktionen realisieren, die den Akku nicht weiter belasten. Der zunehmende Druck zum Energiesparen und die Entwicklung komplexerer Chips bei steigenden Maskenkosten reduzieren das Return-on-Investment (ROI) bei portablen Systemen und verlangen Innovationen und Technologien, die diese Anforderungen erfüllen.
Aufgrund dieses Szenarios ist eine lange Liste mit Low-Power-Angeboten entstanden – angefangen bei ICs und Fertigungsprozessen bis hin zu Regel- und Ladeschaltkreisen. Doch dies alles reicht nicht aus, um wirklich bedeutende Fortschritte zu erzielen. Es müssen alle Aspekte des Leistungsverbrauchs sowohl auf Chip- wie auch auf Systemebene adressiert werden. Die Industrie stellt sich dieser Herausforderung und entwickelt nicht nur Low-Power-Technologien, sondern beeinflusst auch die Entscheidungen für die Technologien, die in portablen, akkugespeisten Anwendungen der nächsten Generation eingesetzt werden.
Um dem geringen Stromverbrauch für Mobilgeräte gerecht zu werden, setzten Entwickler bislang auf ASICs. Diese Bausteine verursachen jedoch hohe Maskenkosten und verlängern die Markteinführung neuer Produkte. Alternativ lassen sich programmierbare Logiklösungen in SRAM-Technologie einsetzen, die zwar kurze Entwicklungszeiten erlauben, im statischen Betrieb aber viel Strom zehren. So benötigen einige der üblichen Low- Power-FPGAs und CPLDs über 30 mA und übersteigen somit die tolerierbaren Grenzen akkugespeister Anwendungen um eine oder zwei Größenordnungen.
SRAM-basierte Komponenten verursachen außerdem Stromspitzen beim Einschalten, die den Akku belasten oder zu Fehlern bei der System-Initialisierung führen können. Die Situation verschärft sich, weil aktuelle CMOS-Technologien, mit denen SRAM-basierte FPGAs hergestellt werden, bei jedem weiteren Prozess-Shrink zusätzliche statische Leistung aufnehmen. Zurückzuführen ist dies auf so genannte Quantum-Tunneling- und Sub-Threshold-Leakage-Effekte, die bei Bauteilen für Mobilgeräte Probleme verursachen. Gesteigert wird das Ganze noch einmal, wenn SRAM-basierte Lösungen eingesetzt werden, die sich auf Flash-Technologie stützen. Obwohl diese Bauteile als Flash-basierte Komponenten vermarktet werden, verlangen sie zusätzlich zu der bereits leistungshungrigen SRAM-FPGA-Fabric weitere Schaltkreise.
Seit einiger Zeit gibt es programmierbare Logiklösungen mit „echter“ Flash-Technologie. Da bei nicht flüchtigen Flash-FPGAs keine leistungshungrigen SRAM-Konfigurations-Bit-Zellen in Millionen Stückzahlen vorhanden sind, benötigen diese Bauteile im statischen Betrieb wesentlich weniger Strom als SRAM-basierte Lösungen. Sie eignen sich somit ideal für Low-Power-Anwendungen. Einige Flash-FPGAs wurden sogar speziell für Low- Power-Anwendungen entwickelt. Bei einer statischen Leistungsaufnahme von nur 5 µW bieten diese Bausteine eine höhere Komplexität und einen größeren Funktionsumfang als CPLDs und benötigen im statischen Betrieb viermal weniger Leistung. Dies verlängert die Akkulaufzeit um das Fünffache.
Gegenüber den besten Low-Power-SRAM-FPGAs bieten die Flash-FPGAs der Serie Igloo von Actel in Sachen Leistungsverbrauch einen um zwei bis drei Größenordnungen geringeren statischen Leistungsverbrauch, was die Akkulaufzeit im Standby-Modus um Wochen bis Monate verlängern kann. Weitere Pluspunkte sind flexible Stromspar-Betriebsarten, geringerer dynamischer Leistungsverbrauch und ein vereinfachtes Takt-Management. Vergleichbares gilt auch für Mixed-Signal-Modelle der Actel-Familie Fusion. Auch diese Power-Smart-Chips bieten mehr als nur einen geringen Stromverbrauch. Sie lassen sich beispielsweise dafür einsetzen, um die Leistungsaufnahme des Gesamtsystems intelligent zu steuern und enthalten zusätzlich zur FPGA-Fabric und zu ihren analogen Funktionen Elemente wie Mikroprozessoren oder Funktionen für das Takt- und System-Management.
Bei der Entwicklung eines Systems gibt es Vorgaben für den Leistungsverbrauch. Oft ist der Entwickler damit zufrieden, dass diese Vorgaben annähernd eingehalten werden und unternimmt wenig, um das Design zu verbessern. Da elektronische Systeme jedoch in hohen Stückzahlen verkauft und eingesetzt werden und sich ein „unnötiger“ Leistungsverbrauch beachtlich summiert, sollte man den Stromverbrauch stets im Auge behalten.
Konzepte auf Unternehmensebene
Die Verbreitung aktueller Standards wie Advanced Telecommunications Computer Architecture (ATCA), MicroTCA und Intelligent Platform Management Interface (IPMI) zeigt, dass die Welt System- und Power-Management auf Unternehmensebene benötigt und verlangt. Diese Anwendungen müssen Spannungen, Ströme und Temperaturen in Echtzeit messen können und eventuelle Probleme erkennen. Außerdem muss der Entwickler zugehörige Daten speichern und kommunizieren sowie eventuelle Gegenmaßnahmen einleiten können. Die Erkenntnis, dass eine Stromversorgung mehr Strom liefert als erforderlich oder dass die Temperatur auf dem Board höher ausfällt als zulässig, ist nur dann hilfreich, wenn man wirkungsvolle Korrekturmaßnahmen einleiten kann.
Für das System-Management waren bisher Multi-Chip-Lösungen erforderlich. Solche Designs bestehen aus zehn bis 15 zusätzlichen Chips, kosten viel Geld, verbrauchen wertvollen Platz auf dem Board und kostbare Leistung. Das Resultat: Eine solche Lösung ist keine richtige Lösung. Außerdem verursachen Multi-Chip-Lösungen einen hohen Entwicklungsaufwand. Trotz der beträchtlichen Kosten hat sich die Branche bislang kaum bemüht, die Systemleistung auf intelligentere Weise zu kontrollieren.
Abhilfe bieten beispielsweise Single-Chip-FPGA-Lösungen auf Flash-Basis. Mit ihnen lässt sich ein System-Management auf einfache Weise implementieren. Diese standardmäßig lieferbaren Live-at-Power-up-Lösungen reduzieren zudem die Zahl der erforderlichen Komponenten und ermöglichen zeitgleich schnelle Anpassungen an sich ändernde Anforderungen. Nicht flüchtige Mixed-Signal-PSCs (Programmable System-Chips) aus der Fusion-Familie sind Komplettlösungen hinsichtlich Hard- und Software und reduzieren die Anforderungen an die Entwicklerressourcen zusätzlich. Sie senken ferner die Systemkosten und helfen dem Entwickler, Geräte zu designen, die nur wenig Strom verbrauchen und aufgrund eines intelligenten Power-Managements geringere Betriebskosten als bisher generieren. Noch ein Nebeneffekt: Es schont die Umwelt. ?
• more@click-Code: EEK70301
